UP/DOWN COUNTER

Disusun untuk memenuhi tugas praktikum Elektronika Digital Lanjut

Oleh

Abdul Rozak Ainurrofiq

221344033

2B-TNK

Tanggal Percobaan: Selasa, 19 September 2023

Tanggal Penyerahan: Selasa, 26 September 2023

Instruktur: 1. Ferry Satria, BSEE., M.T.

2. Rahmawati Hasanah, S.ST., M.T.

PROGRAM STUDI D4 TEKNIK TELEKOMUNIKASI

JURUSAN TEKNIK ELEKTRO

POLITEKNIK NEGERI BANDUNG

2022-2023

KETERANGAN

1. Kelompok : 3
2. Judul Praktek : Up/Down Counter
3. Tanggal Praktek : 19 September 2023
4. Tanggal Pengumpulan Laporan : 26 September 2023
5. Nama Praktikan : Abdul Rozak Ainurrofiq
6. Nama Partner : Lastmi Cahyani
7. Nama Dosen : Ferry Satria, BSEE., M.T.
   Rahmawati Hasanah, S.ST., M.T.

DAFTAR ISI

KETERANGAN 2
DAFTAR ISI.....3
A. MAKSUD DAN TUJUAN PERCOBAAN 4
B. DASAR TEORI.....4
C. ALAT DAN BAHAN YANG DIPERGUNAKAN 6
D. LANGKAH KERJA DAN RANGKAIAN PERCOBAAN.....6
E. SOAL DAN HASIL PERCOBAAN 7
F. ANALISA DATA.....21
G. KESIMPULAN 22
H. SARAN.....22
DAFTAR PUSTAKA 23

A. MAKSUD DAN TUJUAN PERCOBAAN


1. Untuk memenuhi tugas mata kuliah Elektronika Digital Lanjut.
2. Mahasiswa mampu memahami cara kerja up/down counter asinkron
3. Mahasiawa mampu memahami cara kerja up/down counter asinkron yang memiliki output 7 segment display
4. Mahasiswa mampu merangkai rangkaian counter asinkron yang memiliki output biner maupun 7 segment display

B. DASAR TEORI

Edge -Triggered Flip-flop


Edge-triggered flip-flop adalah modifikasi pada flip-flop yang memungkinkan keadaan hanya berubah selama periode waktu kecil ketika pulsa clock berubah dari 0 menjadi 1 atau sebaliknya. Dikatakan memicu di tepi pulsa clock, dan dengan demikian disebut edge-triggered flip-flop. Flip-flop dapat dipicu oleh tepi naik (0->1, atau positive-edge triggered) atau tepi jatuh (1->0, atau negative-edge triggered).

Konsep di balik flip-flop adalah bahwa arus yang mengalir di dalam sirkuit tidak seketika, tetapi selalu memiliki penundaan singkat tergantung pada ukuran sirkuit, gerbang yang harus dilalui, dll.



Dalam diagram ini, akan tampak bahwa persamaan Boolean selalu salah, sehingga rangkaian ini harus selalu menghasilkan output 0. Namun karena ada lag kecil tapi sekarang dalam arus yang melewati gerbang NOT, ada periode waktu yang kecil tapi terbatas ketika dua input ke gerbang AND keduanya akan menjadi 1 (ketika jam bertransisi dari 0 ke 1), dan output dari rangkaian akan menjadi 1.

Waktu yang dibutuhkan dapat dilihat di diagram berikut; waktu tersebut disebut *raising edge trigger*



Penundaan singkat ini dapat digunakan untuk mengubah sirkuit sedemikian rupa sehingga hanya akan berubah selama pemicu tepi singkat ini. Karena Δt lebih kecil dari logika kombinasional apa pun, ini menghilangkan kebutuhan untuk membuat kait kedua untuk mempertahankan keadaan yang valid.

Counter Asinkron

Pencacah (counter) Asinkron menggunakan flip-flop yang dihubungkan secara seri sehingga pulsa clock input nampak beriak melalui pencacah (counter). Sebuah pencacah Asinkron dapat memiliki 2^n-1 mungkin keadaan pencacahan misalnya MOD-16 untuk counter 4-bit, (0-15) sehingga ideal untuk digunakan untuk pembagi frekuensi.

Tetapi juga dimungkinkan untuk menggunakan konfigurasi pencacah asinkron dasar untuk membangun pencacah khusus dengan status pencacahan kurang dari jumlah output maksimumnya. Misalnya, modulo atau pencacah (counter) MOD. Ini dicapai dengan memaksa pencacah untuk mengatur ulang sendiri ke nol pada nilai yang ditentukan sebelumnya menghasilkan jenis pencacah asinkron yang memiliki urutan terpotong.

Kemudian pencacah n-bit yang menghitung hingga modulus maksimumnya (2^n) disebut pencacah sekuensial penuh dan pencacah n-bit yang modulusnya lebih kecil dari kemungkinan maksimum disebut pencacah terpotong.

Tetapi mengapa kita ingin membuat pencacah (counter) terpotong asinkron yang bukan MOD-4, MOD-8, atau modulo lain yang sama dengan kekuatan dua. Jawabannya adalah kita dapat menggunakan logika kombinasional untuk mengambil keuntungan dari input asinkron pada flip-flop.

Jika kita mengambil pencacah (counter) asinkron modulo-16 dan memodifikasinya dengan gerbang logika tambahan, dapat dibuat untuk menghasilkan keluaran pencacah dekade (bagi-oleh-10) untuk digunakan dalam pencacah-an desimal standar dan rangkaian aritmatika.


Pencacah seperti itu umumnya disebut sebagai Pencacah Counter Decade. Pencacah (counter) dekade membutuhkan pengaturan ulang ke nol ketika jumlah output mencapai nilai desimal 10, yaitu. ketika DCBA = 1010 dan untuk melakukan ini kita perlu memasukkan kondisi ini kembali ke input reset.

C. ALAT DAN BAHAN YANG DIPERGUNAKAN

1. Breadboard : 1 buah
2. Adaptor 5V 2A : 1 buah
3. Jack DC Female Terminal : 1 buah
4. Resistor :
   a) 330 Ω (11 buah)
   b) 100 Ω (1 buah)
5. Potentiometer 10k Ω : 1 buah
6. LED : 4 buah
7. Kapasitor 470 uF : 1 buah
8. Saklar push button : 1 buah
9. Komponen IC :
   a) IC 7413 1 buah
   b) IC 7474 2 buah
   c) IC 7476 2 buah
   d) IC 7486 1 buah
   e) IC 7408 1 buah
   f) IC 7410 1 buah

D. LANGKAH KERJA DAN RANGKAIAN PERCOBAAN

1. Menyiapkan alat-alat dan komponen yang dibutuhkan
2. Merangkai rangkaian pembangkit clock otomatis



3. Merangkaikan rangkaian berikut pada *breadboard*
   a. Rangkaian up/down counter asinkron modulo 8 dengan output
   b. Rangkaian up/down counter asinkron modulo 8 dengan output display seven segment
   c. Rangkaian up/down counter asinkron modulo 16 dengan output
   d. Rangkaian up/down counter asinkron modulo 16 dengan output display seven segment
   e. Rangkaian up/down counter asinkron modulo 6 dengan output


4. Uji tabel kebenaran dari tabel data uji.


E. SOAL DAN HASIL PERCOBAAN


1. Rangkaian up/down counter asinkron modulo 8


- M = 0

Clk	Q_2	Q_1	Q_0
	0	0	0
↑	0	0	1
↑	0	1	0
↑	0	1	1
↑	1	0	0
↑	1	0	1
↑	1	1	0
↑	1	1	1
↑	0	0	0














- M = 1







Clk	Q_2	Q_1	Q_0
	0	0	0
↑	1	1	1
↑	1	1	0
↑	1	0	1
↑	1	0	0
↑	0	1	1
↑	0	1	0
↑	0	0	1
↑	0	0	0










2. Rangkaian up/down counter asinkron modulo 8 dengan output 7 segment display

- M = 0




Clk	Tampilan 7 Segment
	
↑	







Clk	Tampilan 7 Segment
↑	
↑	
↑	
↑	
↑	
↑	


Clk	Tampilan 7 Segment
↑	







- M = 1

Clk	Tampilan 7 Segment
	
↑	
↑	







Clk	Tampilan 7 Segment
↑	
↑	
↑	
↑	
↑	
↑	




















3. **Dan 4. Rangkaian up/down counter modulus 16 dengan tampilan 7 segment**

- M = 0







Clk	Q_3	Q_2	Q_1	Q_0	Tampilan 7 Segment
	0	0	0	0	
↑	0	0	0	1	
↑	0	0	1	0	
↑	0	0	1	1	
↑	0	1	0	0	
↑	0	1	0	1	







Clk	Q_3	Q_2	Q_1	Q_0	Tampilan 7 Segment
↑	0	1	1	0	
↑	0	1	1	1	
↑	1	0	0	0	
↑	1	0	0	1	
↑	1	0	1	0	
↑	1	0	1	1	






Clk	Q_3	Q_2	Q_1	Q_0	Tampilan 7 Segment
↑	1	1	0	0	
↑	1	1	0	1	
↑	1	1	1	0	
↑	1	1	1	1	
↑	0	0	0	0	








- M = 1


Clk	Q_3	Q_2	Q_1	Q_0	Foto
	0	0	0	0	
↑	1	1	1	1	
↑	1	1	1	0	
↑	1	1	0	1	
↑	1	1	0	0	
↑	1	0	1	1	


Clk	Q_3	Q_2	Q_1	Q_0	Foto
↑	1	0	1	0	
↑	1	0	0	1	
↑	1	0	0	0	
↑	0	1	1	1	
↑	0	1	1	0	
↑	0	1	0	1	

Clk	Q_3	Q_2	Q_1	Q_0	Foto
↑	0	1	0	0	
↑	0	0	1	1	
↑	0	0	1	0	
↑	0	0	0	1	
↑	0	0	0	0	

















5. Rangkaian up/down counter modulo 6 dengan output 7 segment display





- M = 0



Clk	Q_2	Q_1	Q_0	Foto
	0	0	0	
↑	0	0	1	
↑	0	1	0	
↑	0	1	1	

Clk	Q_2	Q_1	Q_0	Foto
↑	1	0	0	
↑	1	0	1	
↑	0	0	0	

- M = 1

Clk	Q_2	Q_1	Q_0	Foto
	0	0	0	

Clk	Q_2	Q_1	Q_0	Foto
↑	1	0	1	
↑	1	0	0	
↑	0	1	1	
↑	0	1	0	

Clk	Q_2	Q_1	Q_0	Foto
↑	0	0	1	
↑	0	0	0	

F. ANALISA DATA

Pada Praktikum kali ini dirangkai rangkaian up/down counter. Up/down counter merupakan rangkaian yang dapat menghitung up atau down counter dengan menggunakan mode yang memanfaatkan gerbang XOR. Gerbang XOR memilki fungsi untuk membalikkan sinyal. Jika input XOR berlogic 0 maka output akan sama dengan input satu-nya lagi. Jika input XOR berlogic 1 maka output akan berbalik dengan input satu-nya. Dari situ XOR dapat digunakan sebagai mode.

Rangkaian counter yang digunakan menggunakan D-FF aktif di sisi naik yang jika clock flip flop selanjutnya dihungkan ke Q' sebelumnya maka akan menjadi up counter. Dengan menggunakan mode dari XOR, jika mode = 0 maka akan menjadi up counter dan jika mode = 1 maka akan menjadi down counter.

Dari praktikum yang telah dilakukan dapat dibuktikan bahwa jika mode = 0 output akan menghitung naik, dan jika mode = 1 output akan menghitung mundur.

Saat mode = 0 di counter modulus 8 output menghitung mulai dari 0, 1, 2, dan seterusnya sampai 7 kemudian Kembali ke 0, 1 dan terus berulang. Saat mode = 1 di counter modulus 8 output akan menghitung mulai dari 0, ke 7, 6, 5, dan seterusnya sampai 0 lagi kemudian berulang. Jika mode diubah di Tengah Tengah perhitungan, maka counter akan berbalik menghitung dari nomor saat mode diubah. Misalnya jika

up counter mode-nya diubah saat output = 5 maka yang awalnya menghitung ke atas, akan menghitung mundur dari 5.

Pada up/down counter modulus 16 juga sama seperti modulus 8, tetapi berbeda akhir dari perhitungannya. Pada modulus 16, hitungan berulang jika output mencapai 15 pada up counter. Dan pada down counter, hitungan mulai dari 15. Dan seperti modulus 8, jika mode diubah di Tengah Tengah perhitungan, maka counter akan berbalik menghitung dari nomor saat mode diubah.

Perhitungan pada modulus 6 juga sama seperti counter sebelumnya, tetapi sampai 5 dan dari 5. Pada modulus tidak sama dengan 2^n, akan ada bouncing yaitu hitungan akan meloncat-loncat dan tidak berurutan. Bouncing tersebut dapat diatasi degan memasang kapasitor pada output NAND.

G. KESIMPULAN

- Up/down counter dapat dibuat dari up counter atau down counter biasa, tetapi ditambahkan gerbang XOR sebagai mode diantara flip-flop yang terhubung ke clock.
- Jika mode = 0 maka jenis counter akan sama dengan jenis counter awal (*default*)
- Jika mode = 1 maka jenis counter akan berbeda atau terbalik dengan jenis counter awal (*default*)
- Up/down counter akan menghitung maju atau mundur sesuai desain modulus yang dibuatnya
- Pada up/down counter modulo tidak sama dengan 2^n akan terjadi bouncing. Bouncing dapat diatasi dengan kapasitor yang terhubung dengan output gerbang NAND

H. SARAN

1. Cek terlebih dahulu kondisi alat-alat dan komponen yang akan digunakan sebelum praktikum
2. Ketahui nomor-nomor kaki pada IC dari datasheet kemudian tuliskan nomor kaki pada skema rangkaian untuk mempermudah perangkaian

DAFTAR PUSTAKA

[1] T. L. Floyd, *Digital fundamentals*. Boston: Pearson, 2015.

[2] "9.4: Edge Triggered Flip-Flop," *Engineering LibreTexts*, Jun. 26, 2020. https://eng.libretexts.org/Bookshelves/Electrical_Engineering/Electronics/Book%3A_Digital_Circuit_Projects_-_An_Overview_of_Digital_Circuits_Through_Implementing_Integrated_Circuits_(Kahn)/09%3A_Memory_Basics_-_Flip-Flops_and_Latches/9.04%3A_Edge_Triggered_Flip-Flop

[3] "Pencacah (Counter) Asinkron." https://abdulelektro.blogspot.com/2019/06/pencacah-counter-asinkron.html (accessed Sep. 10, 2023).